RISC-V 处理器
RISC-V 处理器
RISC-V 将模块化技术方法与开放、免版税的 ISA 相结合。 它使用开源解决方案,提供灵活性、设计自由度并支持对 RISC-V ISA 的开放架构扩展。
赛麟开发的基于具有成本效益的 RISC-V SoC,使用其自己广泛的 IP 组合,用于以下领域的 32 位至 64 位核心芯片:
赛麟 捷羚系列 MCU 1,用于通用应用的微控制器芯片组
赛麟 捷羚系列 MCU 2,面向汽车电子的微控制器芯片组
高性能计算处理器:新一代 64 位高性能计算 (HPC)
该HPC部署了RISC-V 64 位指令集架构。与通用 CISC 架构相比,这提供了许多优势。在 RISC-V 中,大量编译器可见的寄存器名称与加载/存储架构相结合,并且没有内存到内存操作,意味着需要更少的内存操作。利用 RISC-V 弱内存排序模型结合更少的内存操作,可以实现动态执行优化,这在 Total Store Order 方法中这是不可能的。这使得 RISC-V 处理器在每周期指令数 (IPC) 方面超越了其他的一些部署。此外,原子内存操作的优化实现与缓存层次结构相结合,提高了多线程应用程序的性能,例如那些在大规模 HPC 系统上运行的应用程序。
赛麟提供了一个全面的生态系统,包括 IDE、编译器、汇编器、链接器、调试器和跟踪(支持分析和 MC/DC 安全认证),所有这些都经过仔细测试和集成,为赛麟的战略合作伙伴和客户提供了重要的价值。